


KL5C80A16バス付き小型マイコンボード

CAT202 KC816-A

取り扱い説明書



実寸大写真

2002. 08. 23

概要

CAT202はZ80互換4倍速CPU KL5C80A16(川崎マイクロエレクトロニクス製)を使用した小型マイコンボードです。フラッシュROMを実装済みで「バグファインダBF3000」を使用して、オンボード・プログラミングとデバッグができます。

入出力機能として2チャンネルのRS232と、パラレル入出力が最大で32ビット使用できます。尚、本ボードには8本のチップセレクト線と、バッファされたバス信号が用意されていますのでI/Oの拡張が簡単に行なえ、中規模のアプリケーションにも最適です。

★注記：CAT202はフラッシュROM書込に「バグファインダBF3000」が必要です。

仕様

- CPU：KL5C80A16 (川崎マイクロエレクトロニクス製)
- システムクロック：7.3728MHz
- メモリ：
 - [プログラム領域] 128KバイトタイプのフラッシュROM実装済み (SST社製 SST39SF010A又は相当品) 書換え回数は10,000回可能
 - [データ領域] 128KバイトRAM実装済み
 - 外部電池によるバックアップ可能
- シリアルI/O：RS232レベル 2チャンネル(1chはCMOSレベル可能)
- KL5C80A16内蔵パラレルI/O：8ビットI/O×4ポート(32ビット) (パラレルポートはI/Oピンが各種機能と共用です)
- タイマ/カウンタ：16ビットのタイマ/カウンタ×4チャンネル(8ビット、プリスケール付き)
- バス信号(CMOSレベル)：I/Oデバイス拡張可能
 - [チップセレクト信号] S6, S8, SA~SFの8本を用意
 - [アドレスバス] A0~A4(74LVC245でバッファ)
 - [データバス] D0~D7(74LVC245でバッファ)
 - [コントロール信号] IORD, IOWR, RESETOUT(74LVC245でバッファ)
 - [ウェイト信号] ERDY(1KΩでプルアップ、CPUに直接接続)
- 割り込み：CPU内蔵デバイス及び外部入力合計で16レベル
- リセット：リセットIC使用、以下の状態でリセット動作
 - パワーON時、5V電圧低下時、マニュアルリセット入力時
- 使用温度範囲：0~55℃(結露のないこと)
- 電源：5V±10% 150mA MAX(I/Oからのソース電流は除く)
- 基板：外形寸法 59×59mm、質量 約26g
基板材質等 FR-4, 1.6t, 4層両面実装基板

KL5C80A16の資料・スイッチ操作について

●KL5C80A16内蔵機能に関する説明は「KL5C80A16 ハードウェアマニュアル」を参照願います。マニュアルは次のURLからダウンロードできます。

川崎マイクロエレクトロニクス(株)
<http://www.k-micro.com/seihin/micon.html>

●SW1には超小型スイッチを使用しています。スイッチに無理が掛からない様、注意して操作して下さい。
 シャープペン・ボールペンの先、ピンセット、ドライバなど、金物で操作しますと破損の原因になります。木製・プラスチック製のつま楊枝、竹串などの先で操作して下さい。


コネクタの型番及びピン配列

コネクタの配置と型番

コネクタは右図の様に配置されています。(ボードをCPU実装面より見た図です)

CN1, CN2の型番：オムロン
XG4C-4031

CN3の型番：日本圧着端子製造
B6B-EH



【CN1】ピン配列

信号名	ピンNO.		信号名
TXD0 (RS232レベル)	1A	1B	RXD0 (RS232レベル)
GND	2A	2B	GND
TXD1 (RS232レベル)	3A	3B	RXD1 (RS232レベル)
GND	4A	4B	GND
BATTERY (+)	5A	5B	5V
BFMOD	6A	6B	SF*
SE*	7A	7B	SD*
SC*	8A	8B	SB*
SA*	9A	9B	S8*
S6*	10A	10B	ERDY
RESETOUT*	11A	11B	IOWR*
IORD*	12A	12B	A4
A3	13A	13B	A2
A1	14A	14B	A0
D7	15A	15B	D6
D5	16A	16B	D4
D3	17A	17B	D2
D1	18A	18B	D0
5V	19A	19B	5V
GND	20A	20B	GND

【CN2】ピン配列

信号名	ピンNO.		信号名
5V	1A	1B	5V
GND	2A	2B	GND
P00	3A	3B	P01/OUT1
P02/OUT2	4A	4B	P03/OUT3
P04/GATE0/TRXC0	5A	5B	P05/GATE1/TRXC1
P06/GATE2	6A	6B	P07/GATE3
P10/SCK1	7A	7B	P11/RAS*
P12/CAS*	8A	8B	P13/UASEL*
P14/RXRDY1	9A	9B	P15/TXRDY1
P16/DACK1*	10A	10B	P17/EXBACK*
P20/IR0/IR2	11A	11B	P21/IR1/IR5
P22/IR14	12A	12B	P23/IR15
P24/DREQ0	13A	13B	P25/DREQ1
P26/EXBREQ*	14A	14B	P27/NM1*
P30/DTR1*	15A	15B	P31/RTS1*
P32/TXD1	16A	16B	P33/TXS1
P34/DSR1*	17A	17B	P35/CTS1*
P36/RXD1	18A	18B	P37/RXS1
RXS0	19A	19B	TXS0
SCK0	20A	20B	OUT0

【CN3】バグファインダ接続コネクタのピン配列及び機能


ピンNo.	信号名	機能
1	BFS10	バグファインダ用の双方向シリアル信号
2	CLK	バグファインダ用クロック信号出力
3	5V	バグファインダ用5V電源出力
4	GND	
5	RESET*	リセット入力 (RESETをLowレベルにするとCAT202はリセット状態になります)
6	GND	

メモリ

- メモリのウェイト設定
 プログラムメモリとして128KバイトのフラッシュROMと128KバイトのRAMが実装済みです。KL5C80A16のシステム制御レジスタ(SCR4)の、外部メモリウェイトは全アドレス空間を0waitに設定します。尚、外部I/Oウェイトコントロールは1waitに設定します。

SCR4<D7:D0> = [0011 0XXX]
 フラッシュROMの物理アドレス：00000H~1FFFFH
 RAMの物理アドレス：E0000H~FFFFFH

CAT202回路図



●MMUの設定

リセット時、64Kバイトの論理メモリ空間は全てフラッシュROMに割り付けられて、RAMが使用できない状態になりますので、プログラムの最初でMMUの設定を行わないRAMを有効にする必要があります。以下にフラッシュROMに32Kバイト、RAMに32Kバイトを割り付けるMMUの設定例を示します。

```

;R0領域 = フラッシュROM   論理アドレス0000H~7FFFH
;                               (物理アドレス00000H~7FFFH)
;
;R4領域 = RAM              論理アドレス8000H~FFFFH
;                               (物理アドレスF8000H~FFFFFH)
;
LD   A, 01FH               ;R1, R2, R3領域は使用しない
OUT  (06H), A              ;MMUのBBR4レジスタに1FHを設定
    
```

I/O

●シリアルI/O (UART)

- ・チャンネル0：TXD0, RXD0は常時RS232レベルで使用できます。但しRTS0信号はコネクタに引き出されていませんので使用できません。CTS0はGNDに接続しています。
- ・チャンネル1：SW1の設定により使用方法が選択できます。

UARTチャンネル1の使用法	SW1-4	SW1-5
RS232レベルで使用 (CN1-3A, 3B)	ON	ON
C-MOSレベル又はパラレルI/Oで使用 (CN2-16A, 18A)	OFF	OFF

UARTのチャンネル1をRS422, RS485で使用する場合はCMOSレベルを選択して、外部にドライバICを用意して下さい。又、RTS1, CTS1をRS232レベルで使用する場合にもドライバICを外部に用意して下さい。

●CPU内蔵パラレルI/O

8ビットのパラレルI/Oが4ポートあり、KL5C80A16の信号がそのままコネクタに接続されています。P04~P07は4.7KΩでプルアップしています。P10~P17, P20~P27, P30~P37は68KΩでプルアップしています。

バッテリー・バックアップ

CN1のBATTERY (+)ピンに電池を接続する事によりRAMをバックアップできます。使用できる電池は3~4Vの1次電池で、2次電池は使用できません。性能的にリチウム電池が最適です。

(例) 750mAhのリチウム電池でのバックアップ時間

$$T = \frac{B \times 1000}{I_m + I_b} \rightarrow \frac{750 \times 1000}{3 + 3} = 125000 \text{時間} \approx 14.2 \text{年}$$

T: バックアップ時間 (h) B: 電池容量 (mAh)
I_m: メモリ保持電流 (μA) I_b: 電池の自己放電電流 (μA)

リセット

リセットICにより以下の条件でリセット状態になります (CN1のRESETOUT信号はこの間LOWレベルになります)。リセット状態はリセット発生条件解除後、約100mSec間保持されます。

- ・パワーONリセット：電源投入時に発生
- ・電圧低下：5Vラインが約4.2V以下になった時に発生
- ・外部リセット入力：CN3のRESET入力がLOWレベルで発生

CPU動作モード・フラッシュROM書き込み

●CPUの動作モード設定

SW1-6がOFFでノーマルモード、ONでBoot-on-RAMモードになります。CPUの動作モードはCN1のBFMODピンでも切り替えられます。BFMODピンがオープンでノーマルモード、5Vに接続 (直接接続又は1KΩ以下の抵抗でプルアップ) するとBoot-on-RAMモードになります。(注意：SW1-6をON状態でBFMODピンをGNDに接続すると、5VラインがGNDとショート状態になり損傷の原因になります)

●フラッシュROMの書き込み

本ボードにはTSOPパッケージのフラッシュROMが実装済みで、取り外しはできません。このフラッシュROMへのプログラム書き込みには、バグファインダ「BF3000」が必要です。バグファインダ「BF3000」は、バグファインダに付属のケーブルで、本ボード上のコネクタCN3に直接接続できます。(注記：他社製のバグファインダは、フラッシュROM書き込み機能が無いので使用できません)

バス信号

バス信号を使用してI/Oデバイスの拡張ができます。データバス、アドレスバス、コントロール信号は全て74LVC245でバッファされています。

●データバス信号 (入出力)

[D0~D7] 各データ線はIORD時以外は常に出力状態で、IORD時のみ入力状態になります。4.7kΩでプルアップされています。

●アドレス信号 (出力)

[A0~A4] アドレス信号の下位5ビットがコネクタCN1に出力されています。

●コントロール信号 (出力)

[IORD*] I/Oリード信号。通常HIレベルでI/Oリード時にLOWレベルになります。

[IOWR*] I/Oライト信号。通常HIレベルでI/Oライト時にLOWレベルになります。

[RESETOUT*] リセット出力。通常HIレベルでリセット時にLOWレベルになります。

●ウェイト(ERDY)信号 (入力)

[ERDY] ウェイト入力信号。CPUのERDYピンに直接接続していません。通常はHIレベルを入力します。(ERDY信号は1kΩでプルアップしてありますので、使用しない場合はオープンのままでも可)ウェイト要求時にLOWレベルにします。

●チップセレクト信号 (出力)

[S6*, S8*, SA*~SF*] A4~A7, (EIORD*, EIOWR*)をデコードした信号です。I/Oデバイスのチップセレクトピン等に直接接続できます。

各チップセレクト信号はスイッチ(SW1-1, SW1-2, SW1-3)の設定により、3種類の動作モードを選択できます。

- ・CSモード：A4~A7をデコードした通常のチップセレクト信号として機能します。(負論理)
- ・RDモード：上記チップセレクト信号(負論理)とEIORD*(負論理)信号の負論理AND信号になります。
74xx244, 74xx245等のG端子に接続して入力ポートを簡単に増設できます。
- ・WRモード：上記チップセレクト信号(負論理)とEIOWR*(負論理)信号の負論理AND信号になります。
74xx273等のCLOCK端子に接続して出力ポートを簡単に増設できます。

■S6*, S8*, SA*~SF* 信号の動作モード設定

SW1の設定			S6*, S8*, SA*~SF* 信号の動作モード								
SW1-1	SW1-2	SW1-3	S6*	S8*	SA*	SB*	SC*	SD*	SE*	SF*	
OFF	OFF	OFF	RD	RD	RD	RD	WR	WR	WR	WR	
ON	OFF	OFF	CS	CS	RD	RD	RD	WR	WR	WR	
OFF	ON	OFF	CS	CS	RD	RD	RD	WR	WR	WR	
ON	ON	OFF	CS	CS	RD	RD	WR	WR	WR	WR	
OFF	OFF	ON	CS	CS	CS	RD	RD	RD	WR	WR	
ON	OFF	ON	CS	CS	CS	RD	RD	WR	WR	WR	
OFF	ON	ON	CS	CS	CS	RD	RD	WR	WR	WR	
ON	ON	ON	CS	CS	CS	CS	CS	CS	CS	CS	


■S6*, S8*, SA*~SF*信号のI/Oアドレス

信号名	I/Oアドレス	補足説明
S6*	60~7FH	・動作モード設定SW(SW1-1, 2, 3)でCSモードに設定した信号は左記のI/Oアドレス・アクセス時にLOWレベルになります。
S8*	80~9FH	
SA*	A0~AFH	
SB*	B0~BFH	・RDモードに設定した信号は左記のI/Oアドレス・アクセス且つ、CPUのEIORD*信号が有効時にLOWレベルになります。
SC*	C0~CFH	
SD*	D0~DFH	・WRモードに設定した信号は左記のI/Oアドレス・アクセス且つ、CPUのEIOWR*信号が有効時にLOWレベルになります。
SE*	E0~EFH	
SF*	F0~FFH	

バス信号タイミング図


■外部I/Oリード

[S6*, S8*, SA*~SF*をCSモードで使用する場合]




■外部I/Oライト

[S6*, S8*, SA*~SF*をCSモードで使用する場合]




■外部I/Oリード

[S6*, S8*, SA*~SD*をRDモードで使用する場合]



■外部I/Oライト

[SC*~SF*をWRモードで使用する場合]




拡張バスを使用した回路例

CAT202ボードの拡張バスを使用した回路例です。8本あるセレクト信号の内S6*, SA*, SD*, SE*の4本を使用して、入力ポート、出力ポート、モーターコントロールICを増設しています。

S6*信号をCSモード、SA*信号をRDモード、SD*とSE*信号をWRモードで使用しますので、SW1-1をON, SW1-2をOFF, SW1-3をOFFに設定します。

- 8ビットの入力ポート1個を、74HC541を使用して増設しています。10KΩで入力をプルアップしています。(I/Oアドレス：0A0H)
- 8ビットの出力ポート2個を、74AC273を使用して増設しています。±24mAまでドライブできます。(I/Oアドレス：0D0Hと0E0H)
- パルスモーターコントロールIC PCL-AK(日本パルスモーター社製)を1個増設しています。(I/Oアドレス：060H~063H)



注意!! 本製品を不適切な状態で使用されますと、発火等の可能性があります危険です。

- 仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
- サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行なって下さい。
- 本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。

エーワン株式会社

〒486-0852 愛知県春日井市下市場町6-9-20

TEL/FAX : 0568-85-8511/8501

URL : <http://www.aone.co.jp/cat>