Ｈ８／３００Ｌ・Ｈ・Ｔｉｎｙ使用ピンおよび制限一覧表（１／２） CPU名称 38004 38024 38104 38124 3048FONE DEF (V4.10以下) 3048FONE 3029F DEF (V4.20以上) 3052B 3067R 3068 3069R PBC無 調歩選可 　 　 RXD P34 P34 P93 P93 RxD1 　 　 TXD P35 P35 P91 P91 TxD1 　 　 SCK P33 P33 P95 P95 SCK1*3 　 　 FWE なし なし FWE FWE FWE 　 　 NMI/MD2 P95 P95 MD2 MD2 NMI 　 　 MD1/MD0 未使用 未使用 別接続要 別接続要 未使用 　 　 RESET RES RES RESET RESET RES 　 　 接続図例 接続例２ 接続例３ 接続例４ 例４手動 例４自動 接続例５ 　 　 デバッガＩ/F E8仕様 E8仕様 ※E10T仕様 ※E10T仕様 BOOT 　 　 ﾌｧｰﾑ(ﾓﾆﾀ)ｴﾘｱ 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF [3048F-ONE] 0xF4-0xFF 別空間 [3029F] 別空間 0x100-0x7FF 　 　　 ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】　　 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ − 46ﾊﾞｲﾄ 　 　　　 なし なし なし − なし 　 　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 非対応 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 　 　　　 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 非対応 別空間 64ﾊﾞｲﾄ 　 　 占有割込みﾍﾞｸﾀ リザーブ空間 リザーブ空間 別空間使用 ﾍﾞｸﾀ22(ID) ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 [3048F-ONE] ﾍﾞｸﾀ22(ID) ﾍﾞｸﾀ23(EM) [3029F] ﾍﾞｸﾀ22(ID) ﾍﾞｸﾀ27(EM) ﾍﾞｸﾀ31(FW) [共通] ｼｬﾄﾞｳ対策 ﾍﾞｸﾀ48(SR1) ﾍﾞｸﾀ49(SR2) ﾍﾞｸﾀ50(SR3) ﾍﾞｸﾀ51(SR4) NMI ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 　 　　 ﾘｾｯﾄﾍﾞｸﾀ値 0x800以上 0x800以上 0x800以上 [標準仕様] 0x100以上 [CAT仕様] 0x1000以上 0x800以上 　 　　 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ 不要 不要 ※推奨 不要 ※推奨 　 　 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし 　 　 PBCのﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾄﾚｰｽ/ｽﾃｯﾌﾟ 実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌ ﾄ判定 RAM時可能 　 　 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 RAM時可能 　 　 ﾌﾞﾚｰｸ方式 ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ なし 　 　 ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 1 2 2 0 　 　 ﾃﾞｰﾀﾌﾞﾚｰｸ機能 あり あり あり(1) あり(1) なし 　 　 分岐ﾄﾚｰｽ機能 4点 4点 なし 4点 なし 　 　 ｵﾝｻﾞﾌﾗｲの処理方式 停止後実行 停止後実行 割込可能 割込可能 割込可能 　 　　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 なし なし なし 8点 8点 　 　 ｿｰｽﾌﾞﾚｰｸ通過設定数 不可 不可 16 16 16 　 　 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 − − 64ﾊﾞｲﾄ 0ﾊﾞｲﾄ 64ﾊﾞｲﾄ 　 　 PUTCH使用 不可 不可 可能 不可 可能 　 　 内蔵RAM設定条件 有効 有効 有効 有効 有効 　 　 NMIｴｯｼﾞ設定条件 なし なし なし なし 立下り 　 　 ｳｫｯﾁﾄﾞｯｸ使用(ﾃﾞﾊﾞｯｸﾞ時) 可能 可能 不可 可能 可能 　 　 ＮＭＩﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) なし なし 可能 可能 不可 　 　 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし なし なし 　 　 RESET信号 使用 使用 使用 使用 使用 　 　 ｼﾐｭﾚｰｼｮﾝ機能 可能 可能 可能 可能 可能 　 　 CPU名称 38004 38024 38104 38124 3048FONE DEF (V4.10以下) 3048FONE 3029F DEF (V4.20以上) 3052B 3067R 3068 3069R PBC無 調歩選可 　 　 Ｈ８／３００Ｌ・Ｈ・Ｔｉｎｙ使用ピンおよび制限一覧表（２／２） CPU名称 38076 38602 36034 36037 36049 36054 36057 36064 36077 36078 36079 36087 36109 3664(N) 3687(N) 3694(N) 3670 3672 36012 36014 36024 36902 36912 　　 (H8S/Tiny) 20103 20203 20115 20115R RXD P36 E7_0 P85 E10T_0 E10T_0 　　 P85 TXD P37 E7_1 P86 E10T_1 E10T_1 　 P86 SCK P16 E7_2 P87 E10T_2 E10T_2 　 P87 FWE なし なし なし なし なし 　 なし NMI/MD2 NMI NMI NMI NMI NMI 　 NMI MD1/MD0 未使用 未使用 未使用 未使用 未使用 　 未使用 RESET RES RES RES RES RES 　 RES 接続図例 接続例６ 接続例６ 接続例７ 接続例８ 接続例８ 　 接続例9 デバッガI/F E8仕様 E8仕様 E8仕様 E8仕様 E8仕様 　 E8a仕様 ﾌｧｰﾑ(ﾓﾆﾀ)ｴﾘｱ 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 　 別空間 ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 　　　 − なし なし なし なし なし 　　　 − 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 　　　 不要 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 　　　 別空間 占有割込みﾍﾞｸﾀ NMI PCﾌﾞﾚｰｸ リザーブ NMI リザーブ ﾍﾞｸﾀ3(ID) NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 ﾍﾞｸﾀ3(ID) NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 　 ﾍﾞｸﾀ2(BRK) ﾍﾞｸﾀ3(ID/FR) NMI ﾍﾞｸﾀ12 ﾍﾞｸﾀ13 ﾍﾞｸﾀ14 ﾍﾞｸﾀ15 ﾘｾｯﾄﾍﾞｸﾀ値 0x800以上 0x800以上 0x800以上 0x800以上 0x800以上 　 0x200以上 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ ※不要 不要 ※不要 ※不要 ※不要 　 不要 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし 　 必要なし PBCのﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 必要なし ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 必要なし ﾄﾚｰｽ/ｽﾃｯﾌﾟ 実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 ﾊｰﾄﾞ機能 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 ｿﾌﾄ判定 ﾌﾞﾚｰｸ方式 ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ 　 ﾌｪｯﾁ ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 2 1 1 1 　 10 ﾃﾞｰﾀﾌﾞﾚｰｸ機能 あり あり(1) あり あり あり 　 あり(2) 分岐ﾄﾚｰｽ機能 ※4点 4点 ※4点 ※4点 ※4点 　 8点 ｵﾝｻﾞﾌﾗｲの処理方式 停止後実行 停止後実行 停止後実行 停止後実行 停止後実行 　 割込可能　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 なし なし なし なし なし 　 なし ｿｰｽﾌﾞﾚｰｸ通過設定数 ※16 不可 ※16 ※16 ※16 　 不可 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 ※64ﾊﾞｲﾄ − ※64ﾊﾞｲﾄ ※64ﾊﾞｲﾄ ※64ﾊﾞｲﾄ 　 - PUTCH使用 不可 不可 ※可能 ※可能 ※可能 　 不可 内蔵RAM設定条件 有効 有効 有効 有効 有効 　 不要 NMIｴｯｼﾞ設定条件 立下り 立下り 立下り 立下り 立下り 　 立下り ｳｫｯﾁﾄﾞｯｸ使用(ﾃﾞﾊﾞｯｸﾞ時) ※可能 可能 ※可能 ※可能 ※可能 　 可能 NMIﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 不可 不可 不可 不可 不可 　 不可 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし なし なし 　 なし RESET信号 使用 使用 使用 使用 使用 　 遷移使用 ｼﾐｭﾚｰｼｮﾝ機能 可能 可能 可能 可能 可能 　 可能 CPU名称 38076 38602 36034 36037 36049 36054 36057 36064 36077 36078 36079 36087 36109 3664(N) 3687(N) 3694(N) 3670 3672 36012 36014 36024 36902 36912 　 (H8S/Tiny) 20103 20203 20115 20115R ※ このデバッガは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用していますのでブレークの制限事項は、ＰＢＣ仕様に準拠しています。 ※ Ｅ１０Ｔ仕様とは一部相違がありますので接続図を参照して下さい。 ※ 選択したデバッグモードにより変わります。およびCPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 ※ RESET信号の「遷移使用」とは、エミュレーションモード遷移の動作時のみRESET信号を使用します。その他のリセット操作は内部コマンド等により処理します。 ※ オンザフライ方式の「直接メモリ」とは、メモリのアクセスに限りブレークせず情報を取得する方式です。 ※ オンザフライ方式の「割込可能」とは、デバッグ環境の設定により通信割込みを使用する方式です。 ※ オンザフライ方式の「停止後実行」とは、強制ブレークにより情報を取得後実行させる方式です。 *3 調歩同期に選択した場合は、未使用になります。