Ｈ８Ｓ・Ｈ８ＳＸ使用ピンおよび制限一覧表（１／３） CPU名称 AH8000信号名 2132 2132R 2134 2138 2144 2148 調歩選可 2166 2462 2212 2218 2215R 2215T *2238B *2238R *2239 *2258 調歩選可 2268 調歩選可 2319E 2329E 2339E [1]TCK SCK1*3 ETCK TCK TCK SCK2*3 SCK0*3 P82(TCK) [3]TRST NMI ETRST TRST TRST NMI NMI P34(TRST) [4]EMLE - FWE EMLE FWE - - EMLE [5]TDO TxD1 ETDO TDO TDO TxD2 TxD0 P83(TDO) [7]MD - - - - - - - [9]TMS - ETMS TMS TMS FWE FWE P80(TMS) [10]UB  - -  -  - -  -  -  [11]TDI  RxD1  ETDI  TDI  TDI  RxD2  RxD0  P81(TDI)  [13]RESET  RES  RES  RES  RES  RES  RES  RES  接続図例 接続例10 接続例11 接続例12 接続例12-1 接続例13 接続例14 接続例15 デバッガI/F BOOT H-UDI H-UDI H-UDI BOOT BOOT H-UDI ファーム（モニタ）エリア 0x200-0x7FF 別空間 別空間 別空間 0x200-0x7FF 0x200-0x7FF 別空間 スタック方式【使用スタック】 スタック方式【静的使用】　　 46 byte − − − 46 byte 46 byte − なし − − − なし なし − 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4 byte 不要 不要 不要 6 byte 6 byte 不要 64 byte 別空間 別空間 別空間 64 byte 64 byte 別空間 占有割込みベクタ NMI PC-break TRAP 2 TRAP 3 VECT2(FR) VECT15(ID) VECT2(FR) VECT30(ID) VECT2(FR) VECT30(ID) NMI PC-break TRACE TRAP 2 TRAP 3 NMI PC-break TRACE TRAP 2 TRAP 3 [2329/2339] VECT1(ID) VECT2(FR) [2319] VECT2(FR) VECT30(ID) ファーム以外使用ROMエリア − − − − − − −  デバッガから例外処理通知  − − − − − − −  リセットベクタ値 0x800以上 0x200以上 0x200以上 0x200以上 0x800以上 0x800以上 0x200以上 リセット時ソフトタイマ ※推奨 不要 不要 不要 ※推奨 ※推奨 不要 割込モード設定条件 なし 必要なし 必要なし 必要なし なし なし 必要なし PBCのプライオリティ指定 なし 必要なし 必要なし 必要なし 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 必要なし ユーザのプライオリティ指定 なし 必要なし 必要なし 必要なし 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 必要なし トレース実行 Soft判定 Hard機能 Hard機能 Hard機能 割込0：Soft 割込2：Hard 割込0：Soft 割込2：Hard Hard機能 ステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Cトレース実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Cステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 ブレーク方式 Prefetch Fetch Fetch Fetch Fetch Fetch Fetch ハードブレークポイント数 1 8 2 2 2 2 2 データブレーク機能 なし あり(2) あり(2) あり(2) なし なし あり ブレークシーケンス機能 − − − − − − −  ブレーク回数指定 − − − − − − −  分岐トレース機能 なし 4点 4点 4点 なし なし 4点 バストレース機能 なし なし なし なし なし なし なし オンザフライの処理方式 割込可能 停止後実行 停止後実行 停止後実行 割込可能 割込可能 停止後実行 実行時間の計測  なし なし なし なし なし なし なし ハードブレークトリガ出力機能 − − − − − − −  ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点 8点 ソースブレーク通過設定数 16 16 16 16 16 16 16 ソースブレーク時のRAM使用 64 byte 0 byte 0 byte 0 byte 64 byte 64 byte 0 byte PUTCH使用 可能 不可 不可 不可 可能 可能 不可 内蔵RAM設定条件 有効 不要 不要 不要 有効 有効 不要 FPU（浮動小数点） − − − − − − −  NMIエッジ設定条件 立下り 不要 不要 不要 立下り 立下り 不要 WatchDog使用(debug時) 可能 可能 可能 可能 可能 可能 可能 NMIユーザ使用(debug時) 不可 可能 可能 可能 不可 不可 可能 PLL回路周波数逓倍指定 (debug時) なし なし なし なし なし なし なし RESET信号 使用 使用 使用 使用 使用 使用 使用 シミレーション機能 可能 可能 可能 可能 可能 可能 可能 CPU名称 2132 2132R 2134 2138 2144 2148 調歩選可 2166 2462 2212 2215R 2215T 2218 2212 2215R 2215T 2218 *2238B *2238R *2239 *2258 調歩選可 2268 調歩選可 2319E 2329E 2339E Ｈ８Ｓ・Ｈ８ＳＸ使用ピンおよび制限一覧表（２／３） CPU名称 AH8000信号名 2367 2377(R) 2360 2361 2362 2364 2368 2370(R) 2371(R) 2372(R) 2374(R) 2378(R) 2318 2319 PBC無 調歩選可 2424 2425 2426(R) 2427(R) 2454 2456(R) 2505 *2506 2551 2552 2556 調歩選可 2612 2623 2626 2628 *2633 2643 調歩選可 *2636 *2638 *2639 2646 2648 2649 調歩選可 [1]TCK PG4(ETCK) SCK1*3 ETCK SCK0*3 SCK2*3 SCK1*3 [3]TRST P53(ETRST) NMI ETRST NMI NMI NMI [4]EMLE EMLE - EMLE - - - [5]TDO WDTOVF(ETDO) TxD1 ETDO TxD0 TxD2 TxD1 [7]MD - - - - - - [9]TMS PG5(ETMS) FWE ETMS - FWE FWE [10]UB  - - -  - -  - [11]TDI PG6(ETDI)  RxD1  ETDI   RxD0 RxD2  RxD1  [13]RESET RES  RES  RES  RES RES  RES  接続図例 接続例16 接続例19 接続例16-1 接続例17 接続例18 接続例19 デバッガI/F H-UDI BOOT H-UDI BOOT BOOT BOOT ファーム（モニタ）エリア 別空間 0x200-0x7FF 別空間 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF スタック方式【使用スタック】 スタック方式【静的使用】　　 − 46 byte − 46 byte 46 byte 46 byte − なし − なし なし なし 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 不要 6 byte 不要 6 byte 6 byte 6 byte 別空間 64 byte 別空間 64 byte 64 byte 64 byte 占有割込みベクタ VECT1(ID) VECT2(FR) NMI TRACE TRAP 2 TRAP 3 VECT14(FR) VECT15(ID) NMI PC-break TRACE TRAP 2 TRAP 3 NMI PC-break TRACE TRAP 2 TRAP 3 NMI PC-break TRACE TRAP 2 TRAP 3 ファーム以外使用ROMエリア − − − − − −   デバッガから例外処理通知  − − − − − −   リセットベクタ値 0x200以上 0x800以上 0x400以上 0x800以上 0x800以上 0x800以上 リセット時ソフトタイマ 不要 ※推奨 不要 ※推奨 ※推奨 ※推奨 割込モード設定条件 必要なし なし 必要なし なし なし なし PBCのプライオリティ指定 必要なし なし 必要なし 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 ユーザのプライオリティ指定 必要なし なし 必要なし 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 トレース実行 Hard機能 割込2：Hard RAM時可能 Hard機能 割込0：Soft 割込2：Hard 割込0：Soft 割込2：Hard 割込0：Soft 割込2：Hard ステップ実行 Soft判定 RAM時可能 Soft判定 Soft判定 Soft判定 Soft判定 Cトレース実行 Soft判定 割込2：可能 RAM時可能 Soft判定 Soft判定 Soft判定 Soft判定 Cステップ実行 Soft判定 RAM時可能 Soft判定 Soft判定 Soft判定 Soft判定 ブレーク方式 Fetch なし Fetch Fetch Fetch Fetch ハードブレークポイント数 2 0 8 2 2 2 データブレーク機能 あり なし あり(2) なし なし なし ブレークシーケンス機能 − − − − − −   ブレーク回数指定 − − − − − −   分岐トレース機能 4点 なし 4点 なし なし なし バストレース機能 停止後実行　 なし 1024点 なし なし なし オンザフライの処理方式 なし 割込可能 停止後実行 停止後実行 停止後実行 停止後実行 実行時間の計測 なし なし なし なし なし なし ハードブレークトリガ出力機能 − − − − − −   ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点 ソースブレーク通過設定数 16 16 16 16 16 16 ソースブレーク時のRAM使用 0 byte 64 byte 0 byte 64 byte 64 byte 64 byte PUTCH使用 不可 可能 不可 可能 可能 可能 内蔵RAM設定条件 不要 有効 不要 有効 有効 有効 FPU（浮動小数点） − − − − − −   NMIエッジ設定条件 不要 立下り 不要 立下り 立下り 立下り WatchDog使用(debug時) 可能 可能 可能 可能 可能 可能 NMIユーザ使用(debug時) 可能 不可 可能 不可 不可 不可 PLL回路周波数逓倍指定 (debug時) 制限なし なし 制限なし 制限なし 制限なし 制限なし RESET信号 使用 使用 使用 使用 使用 使用 シミレーション機能 可能 可能 可能 可能 可能 可能 CPU名称 2367 2377(R) 2360 2361 2362 2364 2368 2370(R) 2371(R) 2372(R) 2374(R) 2378(R) 2318 2319 PBC無 調歩選可 2424 2425 2426(R) 2427(R) 2454 2456(R) 2505 *2506 2551 2552 2556 調歩選可 2612 2623 2626 2628 *2633 2643 調歩選可 *2636 *2638 *2639 2646 2648 2649 調歩選可 Ｈ８Ｓ・Ｈ８ＳＸ使用ピンおよび制限一覧表（３／３） CPU名称 AH8000信号名 (H8SX) 1527 1544 1582 (H8SX) 1622 1631/3/5 1632/4/8 1642/4/8 1651 1653 1652(M) 1655(M) 1653R(M) 1654R(M) 1658R(M) 1664 1663R(M) 1664R(M) 1668R(M) 1725/S (H8SX) 1657 PBC無 調歩選可 　 　 　　 　　 [1]TCK TCK TCK SCK4*3 　 　 　　　 　　 [3]TRST TRST TRST NMI 　 　 　　 　　 [4]EMLE EMLE EMLE - 　 　 　　　 　　 [5]TDO TDO TDO TxD4 　 　　 　　 　　 [7]MD - - - 　 　 　 　 [9]TMS TMS TMS - 　 　 　 　 [10]UB  - -  -         [11]TDI TDI TDI  RxD4         [13]RESET  RES RES RES         接続図例 接続例1A 接続例1A 接続例1B 　 　 　 　 デバッガI/F H-UDI H-UDI BOOT 　 　 　 　 ファーム（モニタ）エリア 別空間 別空間 0x800-0xFFF 　 　 　 　 スタック方式【使用スタック】 スタック方式【静的使用】　　 − − 54 byte 　 　 　 　 − − なし 　 　 　 　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 不要 不要 6 byte 　 　 　 　 別空間 別空間 64 byte 　 　 　 　 占有割込みベクタ [1527/82] VECT2(FR) [1544] VECT1(ID) VECT2(FR) [1651] なし [1xxx] VECT1(ID) VECT2(FR) NMI TRACE TRAP 2 TRAP 3 　 　 　 　 ファーム以外使用ROMエリア − − −         デバッガから例外処理通知  − − −         リセットベクタ値 [標準仕様] 0x400以上 [CAT仕様] 0x1000以上 0x400以上 0x1000以上 　 　 　 　 リセット時ソフトタイマ 不要 不要 ※推奨 　 　 　 　 割込モード設定条件 なし なし なし 　 　 　 　 PBCのプライオリティ指定 なし なし なし 　　 　 　 　 ユーザのプライオリティ指定 なし なし なし 　 　 　 　 トレース実行 Hard機能 Hard機能 割込2：Hard RAM時可能 　 　 　 　 ステップ実行 Soft判定 Soft判定 RAM時可能 　 　 　 　 Cトレース実行 Soft判定 Soft判定 割込2：可能 RAM時可能 　 　 　 　 Cステップ実行 Soft判定 Soft判定 RAM時可能 　 　 　 　 ブレーク方式 Fetch Fetch なし 　 　 　 　 ハードブレークポイント数 4 4 0 　 　 　 　 データブレーク機能 あり(1) あり(1) なし 　 　 　 　 ブレークシーケンス機能 − − −         ブレーク回数指定 − − −         分岐トレース機能 8点 8点 なし 　 　 　 　 バストレース機能 なし なし なし         オンザフライの処理方式 停止後実行 停止後実行 割込可能 　 　 　 　 実行時間の計測 なし 可能 なし 　 　 　 　 ハードブレークトリガ出力機能                ソフトブレーク(RAM)機能 8点 8点 8点 　 　 　 　 ソースブレーク通過設定数 16 16 16 　 　 　 　 ソースブレーク時のRAM使用 0 byte 0 byte 64 byte 　 　 　 　 PUTCH使用 不可 不可 可能 　 　 　 　 内蔵RAM設定条件 不要 不要 有効 　 　 　 　 FPU（浮動小数点） − − −         NMIエッジ設定条件 不要 不要 立下り 　 　 　 　 WatchDog使用(debug時) 可能 可能 可能 　 　 　 　 NMIユーザ使用(debug時) 可能 可能 不可 　 　 　 　 PLL回路周波数逓倍指定 (debug時) なし 制限あり (1653) (165*R) (1664) 制限なし 　 　 　 　 RESET信号 遷移使用 遷移使用 使用 　 　 　 　 シミレーション機能 可能 可能 可能 　 　 　 　 CPU名称 (H8SX) 1527 1544 1582 (H8SX) 1622 1631/3/5 1632/4/8 1642/4/8 1651 1653 1652(M) 1655(M) 1653R(M) 1654R(M) 1658R(M) 1664 1663R(M) 1664R(M) 1668R(M) 1725/S (H8SX) 1657 PBC無 調歩選可 　　 　 　 　 ※ このデバッガは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用していますのでブレークの制限事項は、ＰＢＣ仕様に準拠しています。 上記一覧表の「割込０」＝割込みモード０　「割込２」＝割込みモード２　を意味します。 ※ ＣＰＵ設定により「ＳＣＩ１/ＳＣＩ３」「ＳＣＩ０/ＳＣＩ２」「ＳＣＩ２/ＳＣＩ３」側を指定することが出来ますが、初期状態でのモニタ書き込みはブートロｰﾄﾞポートを使用します。（接続例参照） ※ CPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 ※ RESET信号の「遷移使用」とは、エミュレーションモード遷移の動作時のみRESET信号を使用します。その他のリセット操作は内部コマンド等により処理します。 ※ オンザフライ方式の「直接メモリ」とは、メモリのアクセスに限りブレークせず情報を取得する方式です。 ※ オンザフライ方式の「割込可能」とは、デバッグ環境の設定により通信割込みを使用する方式です。 ※ オンザフライ方式の「停止後実行」とは、強制ブレークにより情報を取得後実行させる方式です。 *3 調歩同期に選択した場合は、未使用になります。